中国存储网6月30日消息，Qualcomm 获得 5 项存储专利包括：具有更高带宽的混合内存系统、用于与闪存系统通信的打包命令、内存修复系统和方法、增强通用闪存设备耐用性的机制、通用闪存读取吞吐量增强。
带宽增加的混合内存系统
美国专利商标局公布的专利摘要指出：“公开了一种带宽改进的混合内存系统。一方面，提供了一个存储器系统，相对于 JEDEC 低功耗双倍数据速率版本 5 （LPDDR5） 标准，它增加了带宽。这种改进是通过将数据导体数量从 16 增加到 24 来实现的。可选地，可以通过将 clock frequency 从 first value 增加到 second value 来进一步提高带宽。这使得混合内存系统能够提供更高的带宽，而不会仅仅将引脚数增加一倍或时钟速度增加一倍。此外，还提供了针对引脚数和引脚布局定制的编码技术。“
专利申请于 2024-05-20 （18/668593） 提交。
用于与闪存系统通信的打包命令
美国专利商标局公布的专利摘要指出：“本公开为支持打包命令的存储系统提供了系统、方法和设备，以提高性能和降低功耗。在第一个方面中，访问闪存系统中的数据的方法包括主机存储器控制器，该控制器接收来自存储驱动程序的多个命令，以供闪存器件执行;由主机设备的内存控制器将多个命令打包为数据包中的打包命令;以及，由所述主机设备的所述存储控制器向所述闪存设备发送包含所述打包命令以供所述闪存设备执行的数据包。使用打包命令可能基于确定来自闪存设备的命令确认延迟超过阈值延迟。还要求和描述了其他方面和特征。“
专利申请于 2023-03-09 （18/181421） 提交。
内存修复系统及方法
美国专利商标局公布的专利摘要指出：“用于修复随机存取存储器的系统可能包括串行测试接口逻辑、熔丝感应逻辑、修复数据寄存器链和多路复用逻辑。修复数据寄存器链可以包括串行互连的数据寄存器，这些数据寄存器配置为通过修复数据寄存器链移动数据。修复数据寄存器链的每个数据寄存器都可以有一个数据输出，配置为耦合到随机存取存储器的修复信息输入。multiplexing logic 可以配置为提供 soft-repair 模式和 hard-repair 模式。当选择软修复模式时，多路复用逻辑可以配置为接收串行测试接口逻辑提供的软修复数据到数据寄存器中。当选择硬修复模式时，可以将多路复用逻辑配置为接收 fuse-sense logic 提供的数据到数据寄存器中。“
专利申请于 2022-09-14 （17/944691） 提交。
提高通用闪存设备耐用性的机制
美国专利商标局公布的专利摘要指出：“计算设备的通用闪存 （UFS） 设备可以执行的方法，用于配置闪存单元。各种实施例可以包括设置多个退化的三层单元（TLC）属性，以及基于退化的TLC的数量属性将至少一个退化的TLC配置为至少一个单层单元（SLC），至少一个退化的TLC不作为TLC起作用，而作为SLC起功能。一些实施例可以包括基于与至少一个降解的TLC相关联的至少一个降解属性来识别至少一个降解的TLC，至少一个降解属性被配置为指示至少一个降解的TLC不作为TLC起作用，以及识别不作为TLC起作用的降解TLC的数量。“
专利申请于 2024-01-15 （18/412776） 提交。
通用闪存存储读取吞吐量增强
美国专利商标局公布的专利摘要指出：“计算设备的通用闪存 （UFS） 系统可能执行的用于更新逻辑到物理 （L2P） 地址映射表的方法。各种实施例可以包括使能基于writebooster缓冲器到UFS系统的UFS设备的正常存储的主机性能助推器（HPB）的设备控制模式（DCM），以及基于writebooster缓冲器对正常存储的刷新，在启用DCM时在UFS系统的主机设备上更新L2P地址映射表。一些实施例可以包括生成一个信号，该信号具有一个被配置的UFS协议信息单元的指示器，以指示基于writebooster缓冲区到正常存储的刷新在UFS设备上HPB模式的变化，并将该信号从UFS设备发送到主机设备。“
专利申请于 2023-04-11 （18/298484） 提交。