Panmnesia在ISCA 2026上展示了其下一阶段的CXL控制器及其基础的结构交换机。ISCA（国际计算机架构研讨会）是该领域的领先会议，于6月27日至7月1日在美国罗利举行。
与通常将设备直接连接到CPU而无需交换机的方式不同，Panmnesia提出的控制器与交换机设计连接了更多设备，进一步扩展了内存容量，同时将延迟保持在相似范围内，并提升了系统整体带宽。
背景
随着大规模人工智能工作负载如人工智能代理和大型语言模型的普及，对内存容量的需求也随之增加。这引发了人们对能够让CPU灵活连接更多内存的互连技术的兴趣——其中CXL最为突出。
这种势头超越了学术界。正在构建和部署真正CXL产品和原型的公司，现在也开始发布自己的成果。ISCA 2026接受了两篇行业CXL论文——一篇来自Meta，一篇来自Panmnesia。
技术亮点
论文介绍了Panmnesia的下一代CXL控制器及其核心结构开关。以下是各项的主要贡献总结。
Next-Stage CXL 控制器：设计上更低延迟 手柄通过设计降低了延迟。由于 CXL 与 PCIe 共享相同的物理接口，早期 CXL 设计通常通过改编现有的 PCIe IP 来构建——这是一种快速实现硅片的实用方式。然而，这种路径会延续到PCIe导向的行为，这可能会增加延迟。下一代CXL控制器重新设计这些部件以降低延迟。
一个具体例子是关于层级同步开销。与PCIe控制器类似，早期CXL设计通常在每一层保持独立缓冲区并独立管理时序，因此在内部层间传输数据带来了显著的同步成本。Panmnesia 的控制器则在不同层间共享缓冲区，减少了大量开销，并增加了更多层次优化以进一步降低延迟。
Fabric交换机：通过基于端口的路由实现更好的连接 该交换机的定义特征是支持基于端口的路由（PBR），该路由通过分配给每个设备的标识符（端口ID）转发数据。基于层级路由（HBR）——用于PCIe和早期CXL——只能以层级或树状结构连接设备。PBR消除了这一限制，允许设备接入任意拓扑结构。由此形成的网状连接类似织布，这也是“织物”一词的由来。
该交换机支持PBR和HBR，因此可以根据系统需求安排结构上的连接，并相应优化数据路径。传输可以灵活安排，即使连接多设备，性能依然稳定。由于下一代CXL控制器内置，延迟也保持较低。
总体效果是：与直接将多头设备（MHD）直接连接到CPU——通常是CXL内存扩展的方法——相比，Panmnesia的结构交换机支持更大的内存扩展，同时将延迟保持在相似范围内，并提升了系统总带宽。早期的CXL中，只有少数计算节点能连接到单个CXL内存;Panmnesia的切换可扩展到数十个甚至更多节点，论文评估显示在多达64个节点时表现稳定。
“人们普遍认为在CPU和设备之间设置交换机会让这些系统难以满足预期的内存访问延迟，因此直接连接的MHD依然是常态，尽管它们更难扩展。我们的研究表明，这并非CXL或CXL开关的固有限制——而是早期CXL的特征，随着标准和周边产品的成熟，这种特征会逐渐淡化。借助搭载我们下一代CXL控制器的织物交换机，可以实现可扩展性、低延迟和稳定性能，“Panmnesia首席执行官郑明洙表示。
与此同时，Panmnesia 进一步将该技术发展为 PCIe 6.4-CXL 3.2 Fusion Switch，现已作为预发布芯片上市。该控制器更进一步——新增了最新的CXL 4.0功能，现已以PCIe 7.0-CXL 4.0 Combo IP形式提供。Panmnesia将于6月29日（当地时间）在行业会议上发表论文。
Panmnesia的合作伙伴可以申请PCIe 6.4-CXL 3.2 Fusion Switch以及PCIe 7.0-CXL 4.0 Combo IP的预发布芯片和试点系统。