DDR DRAM 已经与我们合作了四分之一个世纪，提供了大量带宽。但该标准的扩展性日益增加，且已证明未能满足现代AI数据中心的需求。
这个优秀的JEDEC标准未来会怎样？如果历史能告诉我们什么的话，那就是它离生命的尽头还很远。从最初的DDR到DDR2、DDR3和DDR4，每一代都被认为达到了标准能力的极限，随后出现了类似今天DDR5的变体，推动行业在提升DRAM带宽的道路上迈出了新一步。
为了满足处理器核心数量增加所需的带宽，DDR标准不得不做出妥协。最明显的是，每个通道只用多个DIMM一两个通道，转向多通道但DIMM越来越少。这一点在长期JEDEC成员、业界名人Bill Gervasi于2023年FMS展会上展示的幻灯片中表达得非常清楚，内容如下。
在这张幻灯片中，Gervasi展示了DDR标准随着时钟频率的提升，逐步减少了一个DDR通道支持的DIMM数量，顺序如下：
DDR：每个通道四个DIMM DDR2：每个通道三个DIMM DDR3：每个通道两个DIMM DDR4：每个通道两个DIMM DDR5：每个通道一个DIMM
目前认为尚未发布的DDR6标准还将支持每个通道单个DIMM，但之后会发生什么？嗯，内存大师听说 DDR7 将继续支持每个通道零 DIMM。这显然会极大提升总线带宽，因为会大幅降低DIMM、DIMM插槽和总线本身的电容，更不用说对处理器引脚数和功耗的影响了！合理预期数据速率会从目前的数十吉比特每秒几乎一夜之间提升到数百。
如果这属实，DDR7将破坏所有总线带宽记录，可能永远消除“内存墙”在计算术语中的存在。
但似乎还有超出DDR7的标准计划被严格保密。各种暗示和传闻表明，DDR8将以非常自然的方式跟随DDR7，每个通道支持负一个DIMM。