用于非易失性存储系统的自适应偏置解码器
Silicon Storage Technology， Inc.（加利福尼亚州圣何塞）已获得一项专利（12518829），该专利由 陈;惠文，武;洪顺;斯坦利，陈;斯蒂芬，莱;安纳，加利福尼亚州圣何塞，多;加利福尼亚州萨拉托加的Nhan和 Reiten;Mark，加利福尼亚州阿拉莫，因 “非易失性内存系统用的daptive bias解码器”。“
美国专利商标局发布的专利摘要中写道：“在一个例子中，非易失性存储系统由一系列非易失性存储单元组成，排列成行列，每个非易失性存储单元包含一个源和一个漏;多条位线，即每条与漏斗或非易失性存储单元列中每个非易失性存储单元的多数位线;与每个非易失性存储单元源耦合的源线;以及一个自适应偏置解码器，用于在运行期间为阵列源线提供电压。“
专利申请于2023年12月11日提交（536186月18日）。
非易失性存储单元粗细编程
Silicon Storage Technology， Inc.，（加利福尼亚州圣何塞）已获得由宋（Song）开发的专利（12511073年）;Yi，加利福尼亚州圣何塞，Kim;Jinho、Saratoga、CA和Liu;加州桑尼维尔市西安，因“非易失性存储单元的精细编程”。“
美国专利商标局发布的专利摘要指出：“一种编程非易失性存储单元的方法，包括根据输入数据确定各存储单元的目标读取电流，将相应的存储单元与多个单元组中的一个关联，基于该存储单元的目标读电流且处于该单元群对应的目标读电流范围内，快速将相应存储单元的目标读电流编程为与该单元群对应的粗目标读电流，使得该单元组的粗目标读电流大于该单元组的目标读电流范围，然后对相应单元单元的目标读取电流进行慢速编程，直到达到该单元的目标读电流。“
专利申请于2024年4月26日（648219月18日）提交。
关于 在基板上构建具有平面分栅非易失性存储单元、平面高压数接口
Jourba 12453136专利，该技术已授予Jourba开发的专利（年），该方法由 Jourba开发，该技术已授予该技术专利（年）;法国艾克斯普罗旺斯的谢尔盖，德科贝尔;法国普里耶尔的凯瑟琳，周;冯，加州弗里蒙特，金;加利福尼亚萨拉托加的晋浩，刘;西安、桑尼维尔、加利福尼亚州和多;Nhan，Saratoga，加利福尼亚州，关于 在基板上构建具有平面分栅非易失性存储单元、平面高压数接口和FinFET逻辑器件的“m”理论。
美国专利商标局发布的专利摘要写道：“在具有第一、第二和第三区域的硅基板上形成器件的方法包括：在第一和第三区域凹陷上基板表面，在第二区域形成向上延伸的硅鳍片，在第一区域形成第一源、汲极和通道区域，在鳍片内形成第二源、排水和通道区域，在第三区域形成第三源、排水和通道区域，利用第一多晶硅沉积在第一通道区域的第一部分上形成浮栅，利用第二多晶硅沉积在第一源区域上形成擦除门和第三通道区域的器件门，并在第一通道区域的第二部分上形成字线门，在浮动栅上形成控制门，利用金属沉积在第二通道区域上形成逻辑门。“
专利申请于2022年5月25日（824812月17日）提交。
非易失性存储单元阵列的输出模块
Silicon Storage Technology， Inc.（加利福尼亚州圣何塞）已获得一项 专利（12444449），由陈;加利福尼亚州圣何塞的休文，Vu;和、米尔皮塔斯、加利福尼亚州、清;洪斯蒂芬;斯坦利，武;Thuan，加利福尼亚州圣何塞，Le;阮义;德克和 范;越南胡志明省玄市，为非易失性存储单元阵列设计了一个新块。“
美国专利商标局发布的专利摘要写道：“在一个例子中，一个系统由一组非易失性存储单元组成，排列成行列，阵列由第一条比特线连接到第一列非易失性存储单元，第二条比特线与第二列非易失性存储单元相连;以及与阵列耦合的输出模块，输出模块包括：一个电流-电压转换器，将第一条比特线上的第一条电流转换为第一条电压，并将第二条比特线上的第二条电流转换为第二条电压;以及一个模拟转数字转换器，将第一个电压和第二个电压中的一个或多个转换为一组输出位。“
该专利申请于2023年5月9日（195322月18日）提交。